Hot Chips 31 Live Blogs: Chip Inferensi Intel 10nm Spring Hill NNP-I
03.39 EDT -.
03:05 EDT – Salah satu produk 10nm masa depan Intel adalah Spring Hill NNP-I 1000 Inference Engine. Hari ini perusahaan mengangkat tutup pada beberapa arsitektur di belakang chip.
03:05 EDT – Ini adalah chip 10nm!
03:05 EDT – Info lebih lanjut datang. Saya sudah diberitahu tentang ini
03:06 EDT – Belum punya waktu untuk menulisnya. Tapi inilah blog langsungnya
03:07 PM EDT – Pentingnya pembelajaran mesin dan kesimpulan
03:07 PM EDT – Arsitektur chip menjadi penting
03:09 PM EDT – Chip Intel murni internal
03:09 PM EDT – Hadir dalam faktor bentuk M.2 dan faktor bentuk khusus
03:10 PM EDT – Modul M.2 yang ditampilkan dilengkapi dengan DRAM 16 GB onboard
03:10 PM EDT – 5 menit dan masih pada slide intro
03:11 PM EDT – Hingga 4,8 TOPs / W
03:11 PM EDT – Silikon yang sama bisa mencapai 10W hingga 50W
03:11 PM EDT – Ini adalah chip DC
03:11 PM EDT – Berisi core Intel Sunny Cove
03:11 PM EDT – Stack SW yang sangat mendukung semua kerangka DL utama
03:11 PM EDT – Memiliki Sunny Cove berarti AVX-512 onboard
03:14 EDT – Fitur RAS untuk DC
15:15 EDT – Masih di slide ini
03:16 PM EDT – 2 Sunny Cove Cores, 12 Inference core, 24 MB cache bersama
03:16 PM EDT – 'ES'. Tapi bukan danau ICE
03:16 PM EDT – Ini pada dasarnya chip Ice Lake 8-inti dengan grafik dan 6 core dihapus, dan ICE pindah
03:17 PM EDT – Dukungan DRAM yang sama dengan Ice Lake
15:18 EDT – Setiap core Sunny Cove dapat mengontrol salah satu dari 12 core ICE
15:18 EDT – Koneksi PCIe 3.0 x4 / x8 ke CPU host
15:18 EDT – SRAM total 75MB, DRAM BW 68 GB / s
15:19 EDT – 10+ simpul proses
15:19 EDT – Didesain untuk masalah dengan daya yang terbatas
15:19 EDT – Manajemen daya sama dengan Ice Like
15:19 EDT – Danau
03.20 EDT – Memetakan beban kerja ke anggaran daya yang dialokasikan
03.20 EDT – Perangkat PCIe standar
03:21 EDT – Dalam mode 50W, itu jelas bukan drive M.2
15:22 EDT – Setiap ICE dapat melakukan 4K MAC / cycle
03:23 EDT – Mendukung FP16 / INT8 / 4/2/1
03:23 EDT – DMA khusus yang dioptimalkan untuk DL
03:23 EDT – Unit kompresi / dekompresi untuk jarang
03:24 EDT – SRAM 4MB per ICE dengan 256KB TCM antara Compute Grid / Vector DSP
03:24 EDT – Tensilica V6 DSP per ICE
15:25 EDT – Mesin Hitung DL terlihat seperti kotak 4D
15:25 EDT – 5D Stride DMA
15:25 EDT – Pasca pemrosesan op-fusion
03:26 EDT – Minimalkan transfer data
03:26 EDT – Kontroler ElementWise Maxpool Non Linear
03:28 PM EDT – DSP memiliki 2 port beban vektor, mendukung mesin pencar / pengumpul asli
03:28 PM EDT – Sepenuhnya diprogram
03:28 PM EDT – pipa dua arah dengan grid komputasi DL dengan memori lokal bersama dan sinkronisasi perangkat keras
03:28 PM EDT – 4 level memori
03:29 EDT – Ini seperti Es 8-inti dengan Cores yang robek dengan 2 ICE dimasukkan
03:29 EDT – DRAM hingga 32 GB
03:29 EDT – Tidak ada dukungan BF16
03:30 EDT – ResNet-50, 3600 Inferensi per detik pada 10W
03:31 PM EDT – Bentuk inti 2 hingga 12 memberikan kecepatan 5,85x
03.39 EDT – Itu bungkus. Waktunya makan siang. Selanjutnya adalah TSMC Keynote pukul 13:45 PT.
